PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-315700

(43)Date of publication of application: 14.11.2000

(51)Int.CI.

H01L 21/60 H01L 21/301 H01L 23/12

H01L 23/50

(21)Application number: 11-122076

(71)Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing:

28.04.1999


(72)Inventor: TSUBONOYA MAKOTO

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To realize such a chip size as the wafer CSP by making metallic thin wires highly reliably connectable, by removing a connecting body from the surface of an insulating resin layer coating the surface of a wafer, and individually separating connecting pieces from each other and, at the same time, separating semiconductor ICs at every unit.

SOLUTION: A resin sealant 6 can be realized by transfer molding, injection molding, etc., and connecting pieces 4,... are provided in the sealant 6 by slightly protruding the rear surfaces of the pieces 4,... from the surface of the sealant 6. Each connecting piece 4 has two thicknesses, because it is required to expose the piece 4 on the surface of the sealant 6 and to completely bury a metallic thin wire 7 in the sealant 6. The length of the bonding pad area 8 of the connecting piece 4 to the surface of an exposed piece 9 is made longer than the height of the top of the metallic thin wire 7 from the surface of the bonding pad area 8. In this constitution,



the thickness of the sealant 6 can be reduced suitably, because the metallic thin wire 7 is completely buried in the resin sealant 6 and a connecting body 5 can be removed by half dicing.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

BEST AVAILABLE COPY

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-315700 (P2000 - 315700A)

(43)公開日 平成12年11月14日(2000.11.14)


| (51) Int.Cl.' H 0 1 L | 21/60 21/301 23/12 23/50 | 啟別配号 3 0 1 | 2: | 1/60 3/50 1/78 3/12 | Č | デーマコート*(参考) 3 5 F O 4 4 J 5 F O 6 7 Q | |
|--------------------------|-----------------------------------|-----------------------|---------|---|---|--|--|
| | | | 審査韻求 | 未請求 | 請求項の数7 | OL (全 6 頁) | |
| (21)出願番号 | ———— 身 | 特願平11-122076 | (71)出願人 | 三洋電機株式会社 | | | |
| (22)出顧日 | | 平成11年4月28日(1999.4.28) | (72)発明者 | 大阪府守口市京阪本通2丁目5番5号 (72)発明者 坪野谷 誠 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 | | | |
| | | | (74)代理人 | 弁理士 済) 5F0 | 883 芝野 正雅 144 AAO1 GGO3(167 AAO1 ABO4 I | | |

半導体装置の製造方法 (54) 【発明の名称】

(57)【要約】

【課題】 金属細線を採用するCSPの場合、セラミッ ク基板等の絶縁基板を採用しなければならず、サイズが 大きく、コスト髙となっている。

【解決手段】 半導体チップ2上にフレーム1を載せ、 金属細線をボンディングで接続し、その後樹脂封止体を 形成する。その後、連結体5をダイシング等で取り除き 接続片4を個々に分離し、その後、半導体チップを個々 に分離する。



2

【特許請求の範囲】

【請求項1】 半導体 I Cがマトリックス状に形成されたウェハを用意し、

前記半導体ICのボンディングパッドと一致し、前記ボンディングパッドの内側に設けられる接続片と、前記接続片を固定する連結体とを単位としマトリックス状に配置されたフレームを用意し、

前記ウェハの前記ボンディングパッドと前記接続片が一致するように、前記フレームを前記ウェハに載置し、前記半導体ICのボンディングパッドと前記接続片を金 10 属細線を介して接続し、

前記フレームも含め前記ウェハ表面に絶縁樹脂層を被覆

前記絶縁樹脂層表面から前記連結体を取り除き、前記接 続片を個々に分離すると共に、前記単位ごとに前記半導 体 I Cを分離する事を特徴とする半導体装置の製造方 法。

【請求項2】 前記連結体は、ダイシングにより取り除かれる請求項1に記載の半導体装置の製造方法。

【請求項3】 前記連結体の上面よりも前記接続片の上 20 面が下端に位置する前記フレームを前記ウェハに載置

前記金属細線の最高部は前記連結体の上面よりも下端に 位置するように接続する請求項1または請求項2に記載 の半導体装置の製造方法。

【請求項4】 半導体チップをマトリックス状に配置

前記半導体チップのボンディングパッドと一致し、前記ボンディングパッドの内側に設けられる接続片と、前記接続片を固定する連結体とを単位としマトリックス状に配置されたフレームを用意し、

前記半導体チップの前記ボンディングパッドと前記接続 片が一致するように、前記フレームを前記半導体チップ 上に載置し、

前記半導体チップのボンディングパッドと前記接続片を 金属細線を介して接続し、

前記フレームも含め前記半導体チップ表面に絶縁樹脂層 を被覆し、

前記絶縁樹脂層表面から前記連結体を取り除き、前記接 続片を個々に分離すると共に、前記単位ごとに前記半導 40 体 I Cを分離する事を特徴とする半導体装置の製造方

【請求項5】 前記連結体は、ダイシングにより取り除かれる請求項4に記載の半導体装置の製造方法。

【請求項6】 前記連結体の上面よりも前記接続片の上面が下端に位置する前記フレームを前記ウェハに載置し、

前記金属細線の最高部は前記連結体の上面よりも下端に 位置するように接続する請求項4または請求項5に記載 の半導体装置の製造方法。 【請求項7】 前記連結体は、ハーフカットのダイシングで分離され、単位フレーム間の分離はフルカットのダイシングにより実現される請求項1、請求項2または請求項3に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置に関し、リードフレームの如き、 C u フレームを用いた C S P 型の半導体装置に関するものである。

[0002]

【従来の技術】半導体装置は、周知事項ではあるが、ウェハの状態でマトリックス状に I Cが作り込まれ、この I Cを囲み格子状にダイシングライン部が設けられ、このダイシングライン部に沿って個々にダイシングされ、個々の半導体装置(半導体チップ)に分離形成される。そしてリードフレームに実装し、 I Cとリードとをワイヤボンディングしパッケージされる。

【0003】しかし携帯電話やディジタルカメラ等の軽薄短小化を受けて、半導体装置も益々小型化が要求され、最近は限りなくチップサイズに近づく技術としてCSP、ウェハスケール(レベル)CSPが開発されている

[0004] 半導体チップを基板に実装し、ワイヤボンディングを採用してチップサイズを小さくするCSPとしては、例えば、特開平10一92979号公報や特開昭58-201347号公報がある。

【0005】これらの技術は、接続として信頼性の高い金属細線接続を採用しつつ、金属細線から先のリードフレームの延在長を限りなく少なくするため、セラミック基板を採用し、チップサイズを小さくしたものである。【0006】図3と図4は、その概要を説明したものである。図3に於いて、セラミック基板1には、半導体チップ2が固着され、半導体チップ2のボンディングパッドとセラミック基板1上のパッド電極3は、金属細線を介して接続される。そしてセラミック基板1は、必要によりスルーホールや多層配線が施され、ロウ材を介して実装基板と半田付けされるパッド4がセラミック基板1 裏面に設けられている。半導体チップ2のボンディングパッドは、金属細線、パッド電極3、スルーホールまたは多層配線を介して裏面のパッド4と電気的に接続される。

【0007】そして図4の如く、樹脂封止体5が形成され、矢印で示した部分でダイシングされる。このダイシングは、セラミック基板の裏面側または表側どちらでも良い。またセラミック基板には割り溝が設けられ、セラミック基板の手前までダイシングし、セラミック基板は割り溝を介してブレークされても良い。

[0008]

【発明が解決しようとする課題】前述した構造は、リードフレームを採用したパッケージと異なり、リードがパ

3

ッケージ内に取り込まれず、パッド電極が極めて小さい ため、その分小さくすることができる。

【0009】しかしながらセラミック基板1は、スルーホールや多層配線を施したり、パッド電極3、パッド4にAuメッキを必要とするため、コストが上昇する問題があった。

【0010】またセラミック基板1の電極は、一般には印刷であり、実装基板との接続は、印刷電極の厚みが要因で、接続強度がそれほど高くできない問題もあった。 【0011】本発明は、前記問題点を解決するものである。

[0012]

【課題を解決するための手段】本発明は上記の課題に鑑みてなされ、第1に、ウェハを用意し、前記半導体ICのボンディングパッドと一致し、前記ボンディングパッドの内側に設けられる接続片と、前記接続片を固定する連結体とを単位としマトリックス状に配置されたフレームを用意し、前記ウェハの前記ボンディングパッドと前記接続片が一致するように、前記フレームを前記ウェハに載置し、前記半導体ICのボンディングパッドと前記接続片を金属細線を介して接続し、前記フレームも含め前記ウェハ表面に絶縁樹脂層を被覆し、前記絶縁樹脂層表面から前記連結体を取り除き、前記接続片を個々に分離すると共に、前記単位ごとに前記半導体ICを分離する事で解決するものである。

【0013】本構造では、信頼性の高い金属細線接続が可能で、且つウェハCSPの如くチップサイズが実現できる。またフレームは、リードフレームの如き材料で構成されるため、コストも大幅に下げることができる。

【0014】第2に、連結体を、ダイシングにより取り 除く事で解決するものである。

【0015】ダイシングでの分離により、製造工程を簡略化できる。

【0016】第3に、連結体の上面よりも前記接続片の上面が下端に位置する前記フレームを前記ウェハに載置し、前記金属細線の最高部は前記連結体の上面よりも下端に位置するように接続する事で解決するものである。

【0017】この構造にすることで金属細線を樹脂封止体に完全に埋め込むことができる。

【0018】第4に、半導体チップをマトリックス状に配置し、前記半導体チップのボンディングパッドと一致し、前記ボンディングパッドの内側に設けられる接続片と、前記接続片を固定する連結体とを単位としマトリックス状に配置されたフレームを用意し、前記半導体チップの前記ボンディングパッドと前記接続片が一致するように、前記フレームを前記半導体チップ上に截置し、前記半導体チップのボンディングパッドと前記接続片を金属細線を介して接続し、前記フレームも含め前記半導体チップ表面に絶縁樹脂層を被覆し、前記絶縁樹脂層表面から前記連結体を取り除き、前記接続片を個々に分離す

ると共に、前記単位ごとに前記半導体ICを分離する耶 で解決するものである。

【0019】以上の方法によれば、個別の半導体チップ でもチップサイズにすることができる。

【0020】またウェハにフレームを載置するものでは、連結体を、ハーフカットのダイシングで分離し、単位フレーム間の分離はフルカットのダイシングにより実現できる。

[0021]

【発明の実施の形態】次に、本発明の実施形態について図1、図2を参照して説明する。図1の構成部品1は、あたかも一般的なリードフレームであり、リードフレームの厚みを有した金属材料(例えばCuを主材料とする)から成るフレームである。これは、Cuを主材料とした箔でも良い。

【0022】また図示した半導体チップ2は、通常の半導体プロセスで形成され、パッシベーション膜からボンディングパッド3が露出しているものである。図では、その半導体チップ1が2行2列で形成されているが、ウェハにマトリックス状に形成されている状態を示す。そして図は半導体チップ2の上に、フレーム1が載置されている。

【0023】まずフレーム1は、接続片4を有し、この接続片は、半導体チップ2のボンディングパッド3の内側に配置される。また連結体5も有し、接続片4と一体で形成されている。この接続片4は実質的に等間隔で設けられるか、または半導体チップ2上のボンディングパッド3の位置に対応して設けられている。

【0024】この接続片4…は、通常のリードフレームのリードに対応し、従来のリードフレームでは、リードが樹脂封止体から露出するものである。しかしこの接続片4…は、図2の様に、半導体チップ2上に載置されるものであり、チップサイズの拡大とは成らないものである。

【0025】またこのフレーム1は、半導体チップ2の対向する2側辺にボンディングパッドが設けられている場合の例である。またこの2側辺のボンディングパッドの数が多い場合は、接続片4と接続片4の間に、逆方向に突出する接続片を設けても良い。つまり図3の左右の連結体5に形成された第1の接続片13と第2の接続片14に対応する。

【0026】このフレーム1は、パッシベーション膜の上に直接載置されても良いし、またはパッシベーション膜の上に更に接着性の絶縁樹脂を介して固定されても良い。しかし前記絶縁樹脂を使用する場合、金属細線を接続する都合上、ボンディングパッドの所が開口されなければならない。

【0027】そして図2の様に樹脂封止体6が設けられる。この樹脂封止体6は、一例としてトランスファーモールド、インジェクションモールド等で実現できる。但

し、接続片 4 …の裏面は、樹脂封止体 6 と同一面を成すか、あるいは樹脂封止体 6 よりも若干突出して設けられる。

【0028】ここで接続片4は、樹脂封止体6から露出され、且つ金属細線7が樹脂封止体6に完全に埋め込まれなければならないため、2つの厚みを持つ。接続片7のボンディングパッドエリア8表面から露出片9表面までの長さは、前記ボンディングパッドエリア8表面から金属細線7の頂部までの高さよりも大きく設定されている。そうすることで金属細線7は、樹脂封止体6に完全に埋め込まれる。また連結体5は、後述するハーフ・ダイシングにより取り除くため、できる限り薄い方がよい。

【0029】図2の斜線部分は、接続片4…を個々に分離するための除去領域である。分離の簡単な方法として、ここではハッチングで示す方向に、ハッチングで示すブレード幅のダイシングを施している。

[0030] このダイシングでは、連結体5の厚みより若干深い溝を形成すれば簡単に分離でき、また少しでも連結体5が残るとショートの原因となるため、連結体5の幅よりも広い幅で除かれている。つまり露出片9側も少し削っている。

【0031】また他の除去方法として、エッチングが考えられる。

【0032】図2は、ウェハ上に載置されているので、 前記ハーフ・ダイシングの後で本来の半導体チップ周囲 をダイシングでフルカットする。

【0033】ここで露出片9は、樹脂封止体6表面と面 一か若干突出しても良い。この突出した側面にも、後の 実装で半田が濡れ、接続強度が増すためである。また斜 線で示す除去領域は、露出片の側面が露出される部分で あり、ここにも半田フィレットが形成され固着強度が増 強するものである。しかし耐湿性等の考慮が必要なら、 この除去領域には、別途絶縁樹脂が塗布されても良い。 【0034】以上、チップサイズのCSPが実現でき る。従来のウェハスケールCSPでは、ボンディングパ ッドと一端が接続されるCuの再配線層、この再配線層 の他端に形成されるメタルポストが電界メッキで形成さ れる。このメッキは、メタルポストの高さにもよるが、 100μmと厚く形成する場合、数時間を必要とする。 またメタルポストと再配線層とは、別工程で形成され、 その界面は非常に弱いものである。特に樹脂封止体の収 縮やメタルポスト上の半田ボール付けにより離間する場 合もある。

【0035】一方、接続片4は、一体ものであり分離の心配もなく、更にはリードフレームと同様に、リードフレームメーカーからの供給が可能であるため、半導体チップ2のパッシベーション膜形成後からフルカットまでの時間は、メッキを要しないため短時間で実現できる。またコストも大幅に低減できる。

【0036】更には、接続片4とボンディングパッド3との接続も、従来から使用されている金属細線7を用い、ボンデインクで実現できるため、その信頼性も確保できる。

【0037】以上、ウェハ上にフレームを載置した場合の製造方法を説明した。

【0038】このウェハスケール型のCSPは、ウェハの半導体チップが殆ど良品である場合、CSPとしての歩留まりが向上し、コストも安く成る。しかし半導体チップの良品が少なくなってくると、歩留まりも低下し、結局コストの上昇を来す。

【0039】従って、ボンディングパッドを露出させた 状態のウェハを、プローバーでチェックし、良品・不良 品を確認し、ダイシングした後の良品をピックアップ し、前実施の形態を応用したものが、次実施の形態の説 明となる。

【0040】これも図1、図2を活用して説明する。

【0041】前述したように半導体チップ2は、良品としてピックアップされたもので、これをマトリックス状に並べ、フレーム1を載置し、金属細線7をワイヤーボンディングで実現する。

【0042】この状態で、フレーム1に半導体チップ2 が取り付けられた状態となる。

【0043】続いて、これを金型に実装する。半導体チップ2の位置固定の為には、若干の溝が形成される方がよい。またピンで半導体チップを押さえても良い。

【0044】そして金型内に樹脂を注入すれば、図2のように半導体チップ表面に樹脂封止体6が形成されることになる。この封止をした後、連結体5に対応する部分をダイシングで除去し、その後、半導体チップ2間の樹脂封止体6をダイシング等で除けば、個々にCSPとして分離できる。

[0045] ここで全ての半導体チップ2が1つのキャビティに実装される場合は、図2下図のように、半導体チップ2、2間に樹脂封止体6が形成されるため、前述したようにダイシングで分離する必要があるが、それぞれの半導体チップ2が個々のキャビティ内に実装され、モールドされる場合は、半導体チップ2と半導体チップ2の間には、連結体5が露出することになる。

[0046] この場合は、モールドした後、前記連結体 5をダイシング等で除去すれば、半導体チップが個々に 分離される。

[0047]

【発明の効果】本発明によれば、金属から成るフレームを採用し、封止された後でフレームの一構成要素である連結体を取り除くことで、接続片を個々に分離できる。またフレームを樹脂に埋め込み、封止体の表面に接続片を露出させるので、従来のように金属細線を採用する C S P の場合、セラミック基板を採用しなければならないが、本発明では、このセラミック基板を省略することが

ξ

できる。しかもチップサイズを実現できる。従ってセラ ミック基板を採用した従来の半導体装置に比べ工程が簡 略できると共に大幅にコストを下げられる。


【図面の簡単な説明】

【図1】 本発明の第1の実施形態に係る半導体装置の 製造方法を説明する図である。 【図2】 本発明の第1の実施形態に係る半導体装置の 製造方法を説明する図である。


【図3】 従来の半導体装置の製造方法を説明する図である。

【図4】 従来の半導体装置の製造方法を説明する図である。


[図1]




[図2]



[図3]



[図4]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADEO TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.